内存过程和集成挑战:DRAM和NAND
在这次内存网络研讨会上，Jeongdong Choe博士对最新的内存技术趋势和挑战进行了概述和讨论，重点是DRAM和NAND设备。
DRAM单元缩小到10nm设计规则(D/R)一直是一个持续的发展。主要的DRAM厂商一直在开发所谓的D1b、D1c等下一代DRAM。这意味着DRAM单元的D/R可能会进一步缩小到个位数的纳米时代。最近，由于多个挑战，包括过程集成、泄漏和传感裕度，DRAM单元的扩展已经放缓。创新技术，如高k电容介电材料，柱状电容，隐窝通道晶体管和HKMG外围晶体管可以在最先进的DRAM产品中看到。
在NAND领域，制造商们继续竞相开发3D NAND垂直门数，以增加存储密度。他们已经计划了下一个3D NAND产品，包括232L/238L和更多到4xxL甚至8xxL。到目前为止，五种不同类型的3D NAND架构是主流，如V-NAND、BiCS、CuA、4D PUC和Xtacking。
对演讲者
Jeongdong Choe博士是TechInsights的高级技术人员。他在半导体行业、DRAM、NAND/NOR FLASH、SRAM/逻辑和新兴存储器设备(如MRAM/STT-MRAM、PCRAM、XPoint、ReRAM和FeRAMraybet正规么)的研发和逆向工程分析方面拥有30多年的实践经验。崔龙洙在SK海力士和三星电子工作了20多年。他拥有高科技制造和研发方面的专业知识，包括在半导体工艺流程、工艺集成、单元工艺和用于光掩模、光刻、等离子/湿法蚀刻、CMP、沉积、植入、扩散和退火的工具方面的直接经验。
加入TechInsights后，Choe博士专注于技术、设备和架构设计分析。他定期发表有关半导体技术趋势和路线图的文章。他还在TechInsights的线上/线下研讨会和全球会议上提供年度内存研讨会、内存技术更新、主题演讲和演讲。
内存过程和集成挑战:DRAM和NAND
完成表格观看网络研讨会。
请注意，网络研讨会的完整回放，包括问答环节和演示幻灯片，只能在TechInsights平台致TechInsights Memory订户。请询问您的销售代表有关订阅或在这里请求试用了解更多关于TechInsights内存订阅的信息。
