ROHM第4代:技术回顾
Stephen Russell博士(TechInsights)和Peter Gammon教授(PGC)的合作
斯蒂芬·罗素博士
Peter Gammon教授
ROHM发布了他们的4th今年推出的第四代MOSFET产品。新系列包括额定为750 V(从650V增加)和1200 V的mosfet，许多可用的TO247封装组件的汽车合格高达56A/24mΩ。这是一个阵容，表明罗姆将继续瞄准车载充电器市场，他们已经以前的成功．
在他们的发布声明，罗姆公司声称他们的第4代产品“通过进一步改进原有的双沟槽结构，在不牺牲短路承受时间的情况下，比传统产品降低40%的单位面积ON电阻。”他们继续:“此外，显著降低寄生电容使其能够实现比我们上一代SiC mosfet低50%的开关损耗。”．
在几周内，TechInsights迅速采购并截面化了新的ROHM第四代mosfet，并发布第一张图片2022年7月。从那时起，PGC一直致力于提供这些设备的电气数据，这些数据与横截面相结合，帮助我们解释ROHM在堑壕技术方面取得的进步。
随着时间的推移，全面的分析，测试设备的稳健性，可靠性和超出数据表的特性将提供给TechInsights的用户。同时，在本文中，我们将公开一些早期的分析，这些分析有助于我们验证上述ROHM所做的声明，并理解他们所做的改进。
堑壕MOSFET基础知识
传统的“平面”mosfet的栅极和通道区域位于半导体表面。平面mosfet易于制造且相当可靠。然而，在减小芯片尺寸从而提高产量的过程中，其横向拓扑结构对最终可以缩小的程度施加了限制。
图1:SiC MOSFET设计的表示，显示了典型的平面结构和沟槽设计，来自ROHM (Gen 3)和英飞凌。
沟槽MOSFET包括形成在沟槽边缘的栅极，该栅极已蚀刻到SiC表面。沟槽门用于创建一个较低的电阻设备-一个较低的具体导通电阻(Ronsp，电阻x面积)。实现更低的Ronsp可以让芯片制造商缩小芯片尺寸，从而实现RDSon=15 mOhm的产品，例如，使用更少的SiC，从而受益于产量。
沟槽MOSFET的低Ronsp背后有多种原因。首先，在SiC沟槽侧壁上制造的栅极具有更高的通道迁移率，这意味着与平面器件相比，电子通过沟槽栅极时受到的阻碍更少。这降低了通道电阻。其次，沟槽MOSFET可以消除平面MOSFET的JFET电阻，即来自两个通道的电流被挤压到p体接触之间的狭窄通道中的区域。然而，正如我们将看到的，实用的、实用的设计可能会导致重新引入类似jfet的区域。第三，与平面栅极的数量相比，垂直沟槽栅极的密度应该更大，从而减小单元间距并增加电流密度。
然而，要当心鲨鱼。沟槽mosfet要优化可靠、稳健的操作可能很棘手。特别是，成功的设计必须解决器件顶部SiC的高电场(大于Si的9倍)最大化的问题，同时保护同样位于器件顶部的精密栅极氧化物免受相同电场的影响。这种平衡需要巧妙而复杂的设备布局，否则漂移区域将需要严重的降额，侵蚀堑壕结构的收益。沟槽mosfet的缺点是它们的设计更复杂，通常需要更多的制造步骤，其中一些可能有特殊的复杂性-深高能植入(在英飞凌的情况下)，或深沟槽蚀刻(ROHM Gen4的)。
罗姆和英飞凌的战壕设计
罗姆和英飞凌是第一个转向沟槽mosfet，利用非常不同的设计。ROHM’s Gen 3的TechInsights截面如下图2所示，以及图1中的卡通形式。ROHM选择了一种更传统的设计，在每个栅极沟槽的每一侧都有通道，在每一侧利用假沟槽，深p植入物保护栅极沟槽。英飞凌让每条战壕都更加艰苦!每个沟槽的一侧都有一个通道，另一侧被一个深的P+植入物所覆盖，以保持来自栅极氧化物的高电场。这种布局允许沟槽的通道侧与4°离轴SiC晶体完美对齐;一个巧妙的技巧，降低了它的阻力。
从图3中值得注意的是每个有源门沟槽之间的两个非活动源沟槽，以及宽体触点，所有这些都使这成为沟槽设备的宽单元间距。然而，当这个设备在平面视图中看到时，这种明显浪费的布局是有意义的。与传统的单维栅极不同，这款三代设备采用了从上到下、从左到右的栅极布局，形成了一个巧妙的二维栅极网格，单位面积上的栅极密度几乎翻了一番。这在概念上与Wolfspeed的六边形布局相似，即将栅极密度乘以1.3倍左右。
然而，直到ROHM最新的4thGen release，两种沟槽设备都不能拥有比同类最好的平面mosfet低的Ronsp。第三代设计的另一个问题是，源沟渠能在多大程度上保护大门免受当前高磁场的影响?
图2:ROHM之前的，3理查德·道金斯新一代SiC mosfet(来源:TechInsights)
罗门哈斯的4th一代碳化硅mosfet
在techhinsights迅速采购并剖面图了新的ROHM 4之后th下面显示的是TechInsights新第4代器件的高分辨率SEM图像。
图3:ROHM的新th新一代SiC mosfet(来源:TechInsights)
当和3相比理查德·道金斯Gen装置，4thGen设备有一些相似之处，也有一些显著的不同之处。
ROHM采用的类似方法是使用传统沟槽MOSFET设计，在两个栅极沟槽侧壁上都有通道。然而，现在，每个栅极沟槽两侧都有一个接地源沟槽，它延伸到漂移区域的深度是其深度的两倍。正如我们将解释的那样，这是关键的设计特征，由ROHM巧妙地利用，以更好地保护栅极氧化物，并降低电阻。
每个栅极沟槽的单个假人/源沟槽允许单元间距减少3倍。然而，这意味着ROHM在第3代中使用的新型单元布局的结束，该布局几乎将栅极密度增加了一倍，有利于传统的一维条纹布局。总的来说，这意味着每单位面积的栅极沟槽密度净增加了50%(最小)，这有助于进一步降低困扰其他设备的有问题的通道电阻，这是我们所拥有的电阻以前所示可以贡献高达30%的650V平面MOSFET的串联电阻。
电阻的另一个主要贡献者，衬底，第一次经历了变薄，大大降低了这一成分。
检查罗姆公司对第4代设备的声明
使用PGC广泛的最先进的电气表征设备，结合Techinsights的分析，对这些设备的许多ROHM声明进行了检查。我们直接比较了一种新的650V第4代罗姆MOSFET，一种第3代MOSFET，以及一种一流的平面SiC MOSFET，它们都具有相似的Rdson等级。
首先是损失。罗姆的第一个主张在显示的图像中，他们已经减少了40%的传导损失，允许等效的芯片尺寸减小。事实上，通过TechInsights的横截面，我们可以确认芯片有源区域的特定电阻(Ron × A)几乎比上一代低了40%，尽管实际上设备的必要无源区域略微降低了这一增益。为了进一步说明，新的Ronsp也比我们所描述的领先平面器件小了20%。这是一个关键的进步，允许缩小模具，迫使产量降低成本，正如我们之前讨论过的。
图4:ROHM的第4代具有更低的Ronsp和更低的Coss和Crss(来源:ROHM)
图像中的第二个主张是，由于每个米勒电容的减少，开关损耗将会减少。事实上，虽然我们所比较的模具并不是完全匹配的，但我们可以确认Crss(在额定电压下)降低了约90%，Coss降低了一小部分，这取决于电压。我们自己的交换基准测试正在进行中。
ROHM提出的一项索赔涉及额定电压范围从650到750v的增加。罗姆:750V击穿电压确保设计裕度不受VDS浪涌影响．我们发现这是一个有趣的发展，整个行业都在发生这种情况。然而，在现实中，在静态条件下测试的新四代设备的实际击穿电压为~1000V，这实际上低于三代，后者击穿电压超过1200V。新的第4代与领先的平面设备相当。至于他们关于利润率的说法，考虑到实际数据，这确实令人印象深刻。他们同意他们的设备在实际击穿电压的75%下使用，高于第三代的50%，这表明它们的可靠性大大提高。这种降额的减少是一个很大的改进，在某种程度上，可以降低阻力，我们将在下一节中解释。
图5:真实测量击穿电压显示，尽管额定电压增加，但击穿电压从第3代下降到第4代。这代表了漂移区降额的显著减少。
第4代在PGC实验室的短路测试很快就会进行，但罗姆的第三个有趣的说法是，尽管缩小了芯片尺寸和增加了电流密度，但它们的短路承受时间实际上增加了。按照他们的说法，这进一步证明了降额降低，ROHM在设备的可靠性和稳健性方面向前迈出了一大步。
图6:据说Rohm的第4代增加了短路耐受时间，同时降低了Ronsp(来源:Rohm)
总之，这是一个来自ROHM的强有力的表现，一个回答了早期SiC堑壕设备的许多批评。然而，这一切是如何实现的呢?
规则101:保护氧化门
下图是PGC对新第4代设计的图解复制。这并没有考虑到球场间距的减少，而是强调了大门周围的变化。
图7:新第4代ROHM器件的PGC表示，配有电场线，演示了栅极氧化物是如何受到保护的。
很多关于MOSFET的设计，特别是SiC沟槽MOSFET的设计，都是关于在器件处于off状态时保护栅极氧化物，阻挡大电压。在这一点上，器件表面存在高电场，如果允许与栅极氧化物重合，则会导致栅极泄漏和可靠性问题。在第3代设备中，源沟槽仅与门沟槽一样深，因此，在这些沟槽下的P+植入物仅比门沟槽本身略深。结果，图中所示的电场线(可以想象成充气气球的外缘)在沟槽角处弯曲，更容易与栅极沟槽底部相互作用。
相反，ROHM的第4代新震源沟，被植入震源沟侧壁和底部的P+区域包围，要深得多。这将保护栅极的p-n结推到更深的漂移区域，远离它所保护的栅极氧化物。如第4代图所示，峰值场线(气球的外缘)仍然远离栅极氧化物。
星门保护，回报
星门有更好的保护，那又怎样?如果栅极相对不受保护，就像第三代设备一样，那么就需要采取措施确保电场永远不会达到足以造成损坏的值。因此，支持阻塞电压的漂移区域被过度设计(本质上降额-看我的文章在这个问题上)以支持比应用程序所需的电压更大的电压。回想一下，可以用于400V电动汽车的650V Gen 3设备击穿电压超过1200V。虽然这保证了安全持久的运行，但付出的代价是漂移区域的电阻随着其所能支持的电压呈指数级上升(Rdr∝V^2.28)。
因此，通过更好地保护栅极，第4代设备需要更少的降额。我们测量的击穿电压为1000 V，比第3代降低了20%以上，因此漂移区电阻可能降低了40%以上。这似乎在TechInsights的横截面中得到了证实，新设备具有类似的漂移区域宽度，尽管图7所示的深沟槽使其变得更薄。我们还预计漂移区域的掺杂将会增加，从而降低电阻。
有效的栅极氧化物保护也会带来更高的可靠性。具体来说，这将解释更长的栅极氧化物承受时间，ROHM建议从最低4.5µs增加到5.5µs。在短路故障时，支持最高电场的设备区域通常会达到最高温度。如果这个位置被移到离星门更远的地方，那么它燃烧的时间就会增加。
另一个巧妙的技巧:向SiC Superjunction点头?
SiC超结在学术界已经讨论了十多年，最近是由我的研究小组提出的。我们提出了1700V SiC超结器件利用7微米深的沟槽，在其侧壁植入P。
ROHM器件不是超结器件，它们的p型衬里沟槽只是我们提出的那些沟槽的一小部分，但我们怀疑超结原理在门沟槽下面的区域起作用。毕竟，挤压在两个p柱之间的非常狭窄的n掺杂区域可以为器件增加显著的JFET电阻。然而，我们怀疑该区域的n型掺杂区域将高于漂移区域，利用超结的电荷平衡原理(以后再讲)在不破坏阻断能力的情况下增加掺杂。
要点和结论
公平地说，我们对这个设计非常兴奋;它似乎是一个沟槽SiC设计发挥其潜力。我们从这个设计中得出，ROHM已经找到了一种方法，使用他们的深沟设计，同时:
- 将单元间距降低三倍，极大地降低通道电阻。
- 保护栅极氧化物，提供更高的可靠性和降低漂移区域的机会，降低其电阻。
- 大幅度降低衬底电阻。
- 引入一个JFET区域(一个负值)，但通过超结/电荷平衡原理可能降低其影响。
虽然目前只有英飞凌和罗姆沟槽设备可用，博世紧随其后，其他idm可能会追随他们的脚步，追逐潜在的收益和成本效益。检验布丁好坏的标准是采用率;我们是否会看到更多的电动汽车原始设备制造商和一级汽车制造商在车载充电器中采用这种技术，甚至可能在主要由平面设备主导的传动系统逆变器中采用这种技术。
包括咨询公司提供碳化硅和其他功率设备的定制特性服务。与TechInsights和其他公司合作，我们提供了静态、动态和可靠性数据，以及对最新SiC、GaN和Si版本的详细分析和评论。该领域领先的学术专家团队，具有超过50年的设计，制造，优化，测量和破坏功率半导体器件的综合经验，可在contact@PGCConsultancy.com．
Peter Gammon教授在碳化硅电力电子器件的设计、制造和测试方面有15年的工作经验。作为PGC的创始人，他还是华威大学电力电子器件的教授。他领导了开发定制功率器件(igbt, mosfet和二极管)的项目，额定电压从1200v到15kv，用于电动汽车，太空，工业机器和电网。他发表了80多篇论文，并获得了3项专利，他的工作已在SiC行业广泛应用。
TechInsights我们很自豪能够支持一个促进创新的公平市场，在这里电子知识产权可以被创造和货币化，以推动我们生活的世界。微电子逆向工程领先全球，打造半导体产业内容平台。raybet正规么
Stephen Russell博士在宽带隙(WBG)器件制造和表征方面拥有超过15年的经验。他于2013年获得格拉斯哥大学电子工程博士学位，研究金刚石fet，之后前往华威大学开发3.3 kV和10 kV碳化硅器件。他以“SiC功率dmosfet的高温电气和热老化性能及应用考虑因素”的论文获得了2018年IEEE电力电子学报最佳论文奖。他于2018年进入工业界，领导新的硅IGBT产品线的开发，并推动了一个将碳化硅jfet用于电路保护应用的研发项目。2020年，他加入TechInsights，担任功率半导体器件的主题专家，随时了解整个行业的发展。
