为Sinjin Dixon-Warren博士提供贡献
TSMC的28 NM CMOS技术平台目前是他们最先进的产品。我们的分析表明，这将是TSMC的一个非常有利可图的技术平台，并为他们的无晶圆厂设计合作伙伴来了。事实上，莫里斯常委会期望28纳米将是有史以来最大的节点，超过了生产卷中的65纳米节点，峰值每月超过130,000个晶圆。
从历史上看，TSMC被用来与FPGA供应商Altera或Xilinx等领先客户的速度较慢;使用28 nm，坡道包括高通和其他移动驱动的公司，需求更快地切换。因此，虽然今年第一季度28纳米的销售额约为5％，但在上一季度预计将超过20％。
在Sematech的第9届高级门堆技术国际研讨会上，在萨拉托加·纽约山脉IEONGE IEONGE概述了TSMC 28 NM产品的良好概述（有些细节可以在以前的博客帖子中找到）。TSMC 28 NM技术提供了四个版本，现已提供各种制造商的数量，包括Xilinx，Altera，AMD，高通公司和其他品牌。
台积电成立于1987年，是世界上最大的铸造厂，2011年收入达到145亿美元。根据他们的网站，2011年的总制造能力为1320万八英寸晶圆等同物。他们目前提供从>0.5μm下降到28 nm的全系列CMOS技术。
2010年生产中的28个NM技术平台出现在生产中，以四个过程变体提供，表示HP，HPM，HPL和LP。我们已经分析了这些过程变体中的三个迄今为止，即HP，HPL和LP。28 nm代是第一时间TSMC使用的高k金属栅极（HKMG）晶体管。HP和HPL技术具有HKMG晶体管，而LP使用常规多栅极，具有ONO栅极电介质。台积电声称2010年其28世纪的工艺技术进入生产;但是，直到2011年中期，生产设备无法进行分析。
TSMC最先进的工艺技术的早期采用者继续包括Xilinx和Altera，这两家领先的FPGA制造商。这些公司制造了高价值，相对较低的批量设备，因此可以提供新的CMOS技术早期坡道中看到的相对低的收益率。应该毫不奇怪，通常新技术节点的第一个设备来自我们的实验室来自这些供应商;因此，自2004年对2002年和90nm Altera Stratix II的130nm Altera Stratix进行了分析以来，然后，Altera Stratix将具有530nm接触栅极间距的钴硅化多晶硅晶体管，而晶体管Stratix II具有370nm接触闸板间距。
Altera Stratix II 90 NM晶体管 - TEM
Xilinx XC7K325T Kintex-7是我们的实验室所见的前28纳米台长技术。我们在2011年7月发布了我们的结构分析报告。XC7K325T采用台积电技术的HPL技术建造，并以11层后端金属化。HKMG晶体管具有通道方向旋转到方向以增加PMOS晶体管的性能。嵌入式SiGe未用于PMOS源/排水管。晶体管冶金与Intel 32 NM技术相似，具有用于PMOS的锡金属栅极和用于NMOS的TiAln金属栅极。氧化铪基电介质用于香港层，在2.0nm厚的二氧化硅层上。晶体管由多栅极替换，“栅极最后”过程形成，类似于英特尔使用的。基本上，形成多晶硅晶体管，并且完成所有源/排水工程。然后除去聚合物并用NMOS和PMOS金属化替换。XC7K325T中的晶体管的接触栅极间距为120nm。 According to TSMC the HPL process is optimised for high performance with low leakage.
Xilinx XC7K325T Kintex-7 TSMC 28 NM HPL - 平面图TEM
Altera 5SGXEA7K2F40C2ES Stratix V是第二届28 NM TSMC技术，用于分析我们的实验室。我们的过程审查报告发布于2011年10月。Stratix V由28 nm HP工艺制造，其中在PMOS晶体管的源/漏区中嵌入式SiGe，以及后端中的12层金属层。HPMG结构与HPL工艺中使用的HKMG结构相同，但具有较薄的（1.2nm）SiO2层，如HP过程。用于5SGXEA7K2F40C2ES晶体管的接触栅极间距为120nm。根据台积电，28 NM HP工艺针对更高的速度和性能，并且它们在与40nm工艺相比时，它们可以提高45％的速度改善，每个栅极泄漏相同。
Altera 5SGXEA7K2F40C2 Stratix V 28 NM HP PMOS - TEM
FPGA制造商在芯片设计中没有大量使用高密度SRAM。在这里，我们期待AMD的图形师和NVIDIA - TSMC的新工艺技术的早期采用者。它们的图形处理芯片包含大量的高密度6T-SRAM。我们通常会发现AMD / ATI或NVIDIA是使用TSMC的先进技术的全部功能集的第一个市场芯片，包括高密度SRAM。
今年早些时候，我们在AMD Radeontm HD 7970 215-0821060 215-0821060 215-0821060图形处理器上完成了对高密度SRAM的有限分析，这是由TSMC的HP过程制造的。我们的TEM分析确认了215-0821060晶体管结构与Altera Stratix V设备中看到的晶体管结构相同，因为这两者都是基于TSMC 28 NM HP过程。215-0821060具有0.16μm26T-SRAM与晶体管以单轴布局布置。相比之下，从ATI Radeon X1950 Pro显卡提取的90nm ATI 215PADAKA12FG图形处理器具有超过五倍的SRAM单元，在0.86μm2。
AMD 215-0821060 28 NM HP 6T-SRAM在聚平面图SEM
2012年早些时候，我们在Qualcomm MSM8960 Snapdragon S4上找到了TSMC 28 NM LP过程的一个例子。28 nm LP工艺具有具有嵌入式SiGe的多晶硅栅极用于增加PMOS性能。低功耗（LP）过程显然是第一个可以完成所有TSMC的资格测试。TSMC声称，28 NM LP工艺是市场选择的低成本和快速时间，适用于低备用电源应用，如蜂窝基带。该过程显然在每门相同泄漏的40nm LP过程中提供了20％的速度改进。
最小接触栅极间距为120nm。28nm LP工艺基本上是TSMC 40nm LP工艺的收缩（通过添加PMOS的E-SiGe），其（特别是）（特别是）用于制造NVIDIA TEGRA T20-H-A2应用处理器。40nm LP工艺在逻辑区域中采用160nm接触的栅极间距。
Qualcomm MSM8960 28 NM LP Snapdragon S3晶体管栅极 - TEM
TSMC提供的第四个和最终28个NM过程是HPM技术。该过程在移动应用程序上针对，显然将支持同一模具上的高性能晶体管和低功率晶体管，从而实现更高的性能移动设备，同时继续提高电源性能，这在电池供电的小工具中至关重要。台积电声称该技术可以提供比28 nm HP更好的速度，同时使类似的泄漏功率与28 nm LP相似。广泛的性能/泄漏覆盖范围显然使28 NM HPM适用于网络，平板电脑，移动消费产品的应用。HPM过程尚未在市场上看到，但芯片制品期望在一段时间内从领先的制造中看到这项技术的一个例子 - 可能是Apple A6的未来变体。
